BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-270512

(43)Date of publication of application: 14.10.1997

(51)Int.CI.

H01L 29/78

(21)Application number: 08-078674

(71)Applicant: MITSUBISHI ELECTRIC CORP


(22)Date of filing:

01.04.1996

(72)Inventor: TAKAHASHI HIDEKI

(54) INSULATED GATE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE (57)Abstract:

PROBLEM TO BE SOLVED: To maintain the high withstand voltage of a device by forming a third semiconductor layer that is deeper than the second semiconductor layer at direct under gate wiring. SOLUTION: A p semiconductor layer 13 is foamed being connected to and surrounding a p base layer 4 that is formed on a cell region CR in which gate electrodes 10 are arranged. An emitter electrode 11 is connected to the upper surface of the side diffusion region SD of the p semiconductor layer 13 and to the upper surface of a margin region MR that is adjacent to the side diffusion region SD through a contact hole CH. An n+ layer 5 is not formed in these regions. Most of avalanche holes H that are generated around the side diffusion region SD when high voltage is applied to it go through the side diffusion region SD and a part of it go through the margin region MR and then are exhausted to the emitter electrode 11. As there exists no n+ emitter layer 5 in these route, no parasitic bipolar transistor is conducted



by the passage of holes H. As the result of it, reverse biased safely operating region characteristic is improved.

LEGAL STATUS

[Date of request for examination]

04.09.2001

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3410286

[Date of registration]

20.03.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特的扩(J.P)

四公開特許公報(A)

(11)特許出職公開書号

特開平9-270512

(43)公開日 平成9年(1987)10月14日

(51) lmLC1' HD 1L 29/78

神別配号

/广片重理**多**月 9447—4M 9447—4M

8447 - 4M

F(0 11 29/78

665B 863C 855P

審理論表 栄養表 前水型の数12 OL (全 19 頁)

(21)出職番号

·特里平8-78674

(22) HIMH

平成8年(1996)4月1日

(71) HJMA 000006013

三回馬田林式会社

東京都千代田区北の内二丁目2番8号

(72)発明者 高橋 英樹

東京都子代田区北の村二丁目2番3号 三

建筑场外式会在内

(74)代理人。非理士、古田(茂明)(95.2 名)


[54] 【発明の名称】 遊録ゲート選手等体盤接およびその整治方法

(57) [要的]

【課題】 装置の R 6 S C A を改善する。 【解決手食】 ケート電優1 のが配列するセル領域で R に形成された p ペース層分に連結するとともに、これを 包囲するように、p 半導体層 1 3 のサイド拡散領域 S D の上面。 およびザイ ド拡散領域 S D に近接するマージン領域 M R の上面に は、コンタクトホールで H を通じてエミッタ電優 1 1 か 金数されている。また、これらの領域には、n+エミッ

夕層らは形成されない、高い電圧が抑加 されたどきにせ

イト拡散領域S Dの付近で発生するアパランシェホール Hの大半はサイト拡散領域S Dを通過し、一部はマージン領域M Rを通過し、その指エミッタ電極1.1 へと排除される。これらの程路にはn・エミッタ層5が存在しないので、ホールHの流れによって寄生パイポーラトランジスタが準値することがない。その信果、RBSO Aが向上する。



【特許請求の範囲】

【詩求項 1】 ・絶縁ケート型半導体装置において、 上主面と下主面を規定する半導体基体を備え、

当該半導体基体は、

付記上主面に露出する第1導電型の第1半導体層と、 当該第1半導体層の中で付記上主面の部分に形成された 第2導電型の第2半導体層と、

不動物を選択的に拡散することによって、前記第2半導体層よりも深く、しかも当該第2半導体層に通信するとともにその周囲を包囲するように、前記第1半導体層の中の前記上主面の部分に形成された第2等電型の第3半導体層と

村記第2半塔休息の中で村記上主面の部分に選択的に形成された第1塔電型の第4半塔休息と、を備えており、村記半塔休券休には、村記上主面に開口するとともに前記第4および第2半塔保層を貫通し村記第1半塔休息によて達ずる海が形成されており。

前記装置は、

前記簿の内壁を覆う電気路線性のゲート路線膜と図

対記半導体基体との間に対記ゲード発酵既を挟んで対記 第二理数されたゲード電優と

が記ちら半塔休息に沿うように、対記上主面の上に絶縁 映をかして配数され、対記ゲード電優に電気的に接続さ れたゲート配換と

対記上主面の上に配数され、対記第2および第4年等体 層に電気的に接続された第1主電極と

村記下主面の上に配数され。当該下主面に電気的に接続 された弟2主電優と。

をさらに備え、

対記第)主電儀は、対記第2年導体層の中で前記第2年 集体層に隣接するサイト拡散領域にも電気的に接続され でおり

が記サイド拡散領域には、前記第4半導体層が形成され、 ていないことを特徴とする路線ケート型半導体装置。

【請求項2】 請求項1 に配鉄の配棒ゲート型半導体装置において、

付記的(主電低は、付記的セ半媒体層の中で付記サイド 拡散視点から一定距離以内の傾向として規定されるマー シン領域にも電気的に接続されており。

当該マージン領域にも、付記第4半導体層が形成されて いないことを持載とする略様ケート型半導体装置:

【請求項3】 請求項2に記載の絶縁ゲート型半導体観 置において

が記一定距離が、時 50 Jun以下であることを特徴とす。 る始積ゲート製半導体装置。

【諸求項 9】 「請求項 1 ない L 請求項 3 のじずれか [ご記 数の指称 ゲート型 単導体 装造 において

付記書が、五いに平行かつ等間隔に配列する独数の単位 海に分割されていることを特徴とする絶縁ゲート型半導 体 15名 【請求項5】 請求項4 に記載の記録ケード型半塩体装置において。

村記複数の単位線の配列方向の端部に位置する少なくとも、1本が、村記第3千塔休層の中に形成されていることを特徴とする領籍なート型半塔株装置。

【請求項5】 語求項1ないし請求項5のいずれかに記載の発揮ゲート型半導体装置において、

前記書の長手方向の塩部が、前記第3半導体層の内部に まで侵入していることを特徴とする絶縁ゲート型半導体 装置。

(請求項 7) 「請求項 1 ないし請求項 5 のしずれかに記 転の絶縁ゲート型半等体装置において。

前記半導体基体が、

計記等2半路体周および対記第3半路体層の前記第1主 電極との接続部分に選択的に形成され、これらの第2お よび第3半路体層よりも不純物温度の高い第5半路体層 を

さらに備えることを特徴とする記録ゲート型手場体装置

【請求項 9】 ・結除ゲード型半導体装置の製造方法 にお いて

(a) 上主面と下主面とを規定するとともに当該上主面に 露出する第1 呉亀型の第1 千葉体層を備え<u>る</u>手等体業体 を準備する工<u>個と</u>

(b)前記上主面に、第2等電型の不相物を導入することによって、第2等電型の第2半導体層と第3半導体層と 記上って、第2等電型の第2半導体層と第3半導体層と をい当該第3半導体層が前記第2半導体層に連結する とから前記第3半導体層が前記第2半導体層に連結する とどもにその周囲を包囲する関係となるように、前記第 十半導体層の前記上主面の部分に形成する工程と、 (b)前記上主面に選択的に第1等電型の不純物を導入す

るごとにより、第1 英暗型の第4半球体層を、対記第3 半球体層を除く対記第2半導体層の対記上主面の部分に 選択的に形成する工程と2

(の封記上主面から選択的にエッチングを施すことにより、対記第4台上が第2半等作用を貫通し対記第1半等 体層に達する漢を、対記半等体差体に選択的に形成する。 工程と。

(e) 対記簿の内壁および前記半塔外基件の上主面とを摂 う路線関を形成する工程と

(4) 付記組録度を覆うように基金層を形成する工程と、 (g) 対記簿の内部と前記第3半等体別に沿った部分とを 展すように、対記等電層を選択的に除去するごとによっ て、ケート電信とゲート配換とを形成する工程と (h) 付記第2台よび第4半導体層に電気的に接続すると ともに、付記第3半導体層の前記第2半導体層に接接すると もりに、対記第3半導体層の前記第2半導体層に接接するサイド拡散領域にも電気的に接接する第1主電機を 新記上主面の上に形成する工程と、

(1)対記入主面に電気的に接続する第2主電機を形成す。 スプ4号に を備えることを特徴とする絶縁ゲート製半導体装置の製造方法。

【請求項9】 請求項8 に記載の絶録ゲート型半路体験 置の転換方法において、

村記工程(6)で、村記第4半等休度が、村記第2半等休 度の中で村記サイド拡散領域から一定距離以内の領域と して規定されるマージン領域をも除いて形成され、

前記工程(6)で、前記第1主電価が、前記マージン領域 にも電気的に接続されることを、特徴とする絶縁ゲード 型半導体装置の転遣方法。

対記工程(0)で、対記界が、互いに平行かつ等間隔に配列する複数の単位溝に分割して形成されることを特数と する経路ケート型半路体発度の製造方法。

【勝求項 1 1 】 請求項 1 0 | ご載の路線ゲード型半端 体装置の製造方法において。

付記工程(4)で、行記単位法の少なくとも一本が付記サイド拡散領域にも形成されることを特徴とする領域ゲート型手等体装置の製造方法。

【詩求項:2】 請求項号ないし請求項:11のいずれかに記載の絶録ケード型半導体装置の製造方法において、(1)可記工程(1)に先たって、可記上主面に第2等電型の不純物を選択的に導入することにより、可記第2および第3半導体層のいずれよりも不純物態度の高い第2等電型の第5半導体層を、可記第2および第3半導体層の中の可記第1主電後の接続されるべき可記上主面の部分に選択的に形成する工程、をさらに備えることを特徴とする結構ケード型半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の届する技術分野】この発明は、ドレンチゲート を有する絶縁ゲート型半歩体装置に関し、特に、R.B.S D.A.を向上させるための改良に関する。

[0002]

【従来の技術】絶縁ゲート型半導体装置は、チャネルを 形成するための半導体層に、絶縁度を介してゲート電極 が対向した構造を有する半導体装置であり、2種様ゲート 型パイポーラトランジスタ(Insulfated Gate Bipolar」) ransistor:以下、「GibiT と味記する)。およびMO。 Sトランジスタは、その代表例である。絶縁ゲート型半 準体装置では、大きな主電流を得るために、並列接較された分数のユニットセルが単一の半導体基板に作り込ま。 れた特徴が一般的である。

[00.00] 中でも、ドレンチ・ゲードを有する絶縁ゲード型半導体装置、すなわちゲード電極が半導体基体の一主面に形成された時(ドレンチ)の中に埋め込まれた構造を有する装置は、機器化が容易であるため集技度を高めることができる。などの利点を構える優れた装置として注目を集めている。

【0004】図29は、この発明の弁果となる従来のトレンチゲートを有する結構ゲート型パイポーラトランジスタ(以下において、「トレンチ」の6千丁と称する)の断面図である。この従来装置1.5.1では、平板状のジリコン半等体基体の中に3、6・コレクタ度1、6・バッファ層2、および、6・半等体層3が周次接層されている。そして、半等体基体の中のセル利域でRには、その上主面(6・半等体層3が形成される側の主面)に、多数の消えが、一定の間隔Woelをもって互いに平行に配列するように形成されている。

【0005】また。セル領域でRでは、n-半導水層3 の表面部分に、px-ス層4が形成されている。さら に、px-ス層4の表面部分には、清7の側壁に隣接するようにn・エミック層ちが選択的に形成されている。 済7の内壁面には、ゲード発展限らが形成されており。 その内側にはゲード電優(ドレンチゲード)(10が建設 されている。ゲード電優でのに対向し、しかもn・エミック層5とn-半導体層3とに接まれたnx-ス層4の 領域が、チャネル領域として機能する。

【0008】七川積減のRは、ゲート配鉄積減のRによって包囲されている。ゲード配鉄積減のRでは、半端体 基体の上主面の上に、超縁限17を介してゲード配鉄の しか配談されている。でして、ゲード配鉄のLの両下の 領域を含むn。半導体層3の上主面部分には、p半導体 層13が選択的に形成されている。p半導体層13は、 装置1519の耐圧を高く保持するために致けられてお り、その目的を有効に果たまために、pベニス層4より も強く形成される。

【0007】半導体基体の上主面の中の陽合う消でに挟まれた神経において、エミッタ電極・1.1が、ドベース間 4というエミッタ間5の双方に接続されている。エミッシス電極・1.1とゲート電極・1.0の間、および、エミッタ電・億・1.1とゲート配換G上の間には、22時間9か介在しており、この12年最早の1.25でそれらの間の電気的語彙が、係たれている。

【0000分】 平導体巻体の下主面すなわちらいコレクタ 厚すの表面には、コレクタ電優12か接続されている。 これらのエミッタ電優11およびコレクタ電優12か。 これの主電価として機能する。

【COODS】コレクタ電磁(2 とエミック電磁)」との 国に、正のコレクタ電圧VCEを印加した状態で、ゲート 電磁(0 とエミッタ電極)、1 の間に、所定のゲート間電 圧 VOE(th)を超える正のゲート電圧 VOEを印加すると、 チャネル領域から整から「整へと反転する」、その結果、 エミッタ電極1 1 からではこうタ母うを経由した電子 がロー半導体屋3 へは入される。

[0.0 /1 D.1) この注入された電子により、 p t コレクタ。 居 1 と n - 半導体 居 3 (n + パッファ 居 2 を含む)との間 か 用 パイアスされるので、 p t コレクタ居 1 から n - 半導 体 居 3 ヘとホールが注入される。 その結果。 n - 半導体 「暦 3 の抵抗が大幅に低下するので、コレグタ電径12からエミッタ電径11人と大きなコレクタ電流(主電流)が流れる。

【OD:11】つぎに、ゲート電圧VSEをゼロあるいは食の値に戻すと、チャネル積極では、元のp型へと復帰する。その結果、エミッタ機械でしからの电子の注入が止まるので、p1コレクタ周1からのホールの注入も停止する。その後、n°年降休息3(およびn・パッファ 屋2)に溜まっていた電子とホールは、それぞれコレクタ電低12およびエミッタ電優11へと回収されるが、または耳いに再結合することによって消滅する。

[0012]

【0.0.161】 寄生パイポーラドランジスタが、一旦写通すると、neエミシタ屋与、pペース屋4、n 手塔体屋。 および plコレクタ屋 1で構成される寄生サイリ、スタも等通する。この寄生サイリスタが等通することを、ラッチアップと作する。1 GBTがラッチアップすると、エミッタ電優11とコレクタ電優12との間を流れる主電流(コレクタ電流)は、6はヤゲート電圧V低くとは無関係に流れ続ける。すなわち、ゲート電圧V6によってコレクタ電流を制御することが不可能となる。まの結果、1 GBTは破壊水と至ることになる。

[の014] このラッチアップによる映像は、トレンチ。 I GBTの場合には、特定の動作時に、しかも。半導体 基体の中のある特定の部位で発生し易いの例えばの主電 権に誘導負荷(以下、『仁食符】、と時記する) が接続さ れており、しから、大きな主電流が流れる場合に、ラッ チアジブが発生し具い、装置がオン状態にあるときに流 れている主電流を、装置がオフ状態を修行したときに速 断できる能力の高さは、周辺のRBSでA(Reverse Bi) as Sate Operation Area : 達バイアス安全動作領域)。で 評価される。いうまでもなく、遮断できる主電流が大き いっと、すなわち、。RBSOAが広いことが望まれる。 【0015】図30は、L負荷が接続された状態で、) G.BTがオン状態からオフ状態へと連絡するときの。コ レクタ電流(0とコレクタ電圧)はの変化を模式的に示 すグラフである。。し負責が接続されている状態で、コレ クタ電流」。が減少するときには、C負荷の誘導の大き さをしとすると、パーレ・ローログロリンで与えられる 誘導起電力が、L負荷に発生する。

【0016】そして、外部電源から供給される道流の電

頭電圧に、この誘導起電力が加算された電圧が、コレクタ電圧VCとしてエミッタ電圧11とコレクタ電圧12の間に印加される。その結果、図30に示すように、1GBTがオン状態からオフ状態へと速停する過程で、コレクタ電圧VCににサージ電圧が現れる。

[0017] 図30に示すように、IGBTの定格電圧 に相当する大きさの電源電圧が供給され、しかも、オン 状態にあるときのコピクタ電流 Lon大きさが定格電流 に相当する大きさである場合には、サーツ電圧によって 過剰なコレクタ電圧Vほが印加され、その結果、半等体 番体の内部にアパランジェ電流が発生する。

(20018)。このアバランシェ電流は、先に述べた寄生、バイボーラトランジスタのベース電流となる。このため、ある値以上のアバランジェ電流が、 n・エミッタ屋 5 か存在する ウベース屋 4 を流れると、寄生パイポーラトランシスタがオンし、1 は8 下の破壊をもたらまアバランシェ電流は、半

学林巻体の中において、電界が集中する部位、すなわらコレクタ電圧Vccが印加されたときに電界が最も強くなる部位で発生する。

[001:9] 一般に電界は、突出した部位。あるいは強く適曲した部位に集中して発生する。したかって、一般的には、排7の序部の周囲、あるいは6半弦体層13の両端部を形成しているサイド拡散領域に、電界が集中しまい。しかしながら、図29に示した装置151では、消7の序部の周囲に発生する電界を十分に弱めるようには間隔Woeが十分に狭く設定されている。このため、セル領域でRでは、電界は比較的観い。さらに、6半導体層13の外周には、電界を弱めるためのガードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14が配数されているのでもカードリング・14に面する。単端を関するのサイド拡散機関においても、強い電場は発生しない。

[0020] したかって、製造(5)においては、电界 は、セル領域(CRに回する。中塔体層(13のサイド拡散、 領域において、最も強くなる。図3)は、このサイド拡大 散領域の付近を拡大して示す拡大断面図である。図3) に示すように、サイド拡散領域とドー半路体層3の境界 付近の消域、すなわち電場が最も強く集中する領域にお いて、アバランジェ電流が発生する、すなわち、ホール・ Hと電子目の対が発生する。

【0021】これらの中のホールドは、n-半導体層3: を通過した後に、p半導体層13の付近のpベース層へ を)通過して正ミジタ電極11へと抜けて行ぐ、このど き。ホールドの流れが、お生パイポーラドランジスタの ベース電流としてお与する。したがって、アバランジェ 電流が、ある限度を超えて大きくなると、寄生パイポー ラドランジスタが導過ずる。その指集、装置131はラ ッチアップし、破壊へと至る。

【9022】以上のように、従来の装置151では、セ ル損料CRに回する b半降体層13のサイト拡散機構で 発生するアパランシェ電流が、ラッチアップの原因となっており、装造のR 950人が、このサイド拡散傾向で 発生するアパランシュ電流によって制限されていた。

【0023】この契明は、従来の技術における上記した 門題まを解消するためになされたもので、アパランシェ 電流による寄生パイポーラトランシスタの英语を抑え、 そのことによってRBSOAを向上させた経験ゲート型 半等体装置を得ることを目的としており、さらにこの語 緑ゲート型半導体装置の整治に適した方法を提供することを目的とする。

[0024]

【課題を解決するための手段】第1の発明の装置は、格 操グート型半導体装置において、上主面と下主面を規定 する半導体基体を備え、当該半導体基体は、前記上主面 に露出する第1基電型の第1半基休局と、 当該第1年基 体層の中で対記上主面の部分に形成された第2項重型の 第2半媒体層と、不純物を選択的に拡散することによっ て、対記第2半導体反よりも深く。。しかも当該第2半導 休息に連結するとともにその周囲を包囲するように、計 記第1半塔体層の中の前記上主面の部分に形成された第 2、基電型の第3半導体層と、前記第2半導体層の中で前 記上主面の部分に選択的に形成された第1年電型の第4 半導体層と、を備えており、前記半導体基体には、前記 上主面に開口するとともに前記第4 および第2 半導体層 を貫通し対記第1半導体層にまで建する沸が形成されて おり、対記装置は、対記簿の内壁を覆う電気絶縁性のゲ - 十紀段映とが前記半導体基体との間に前記ゲート絶縁 映を挟んで前記簿に理覧されたゲート電極と、 前記第3 半導体層に沿うように、前記上主面の上に絶縁限を介し て配数され、対記グード電極に電気的に接続されたゲー ト配線と、対記上主面の上に配数され、対記第2台よび 第4半路体層に電気的に接続された第1主電極と、前記 下主面の上に配設された当該下主面に電気的に接接され た第2主電馬と、をさらに構え、前記第1主電優は、前 記第3半導体層の中で前記第2半導体層に路接するサイ F拡散領域にも乗気的に接続されており、前記サイド拡張 数領域には、前記第4半導体層が形成されていないこと を特徴とする。

【CC25】第3の発明の装置は、第2の発明の指揮サート型半導体装置において、村記一定距離が、映らロル の以下であることを特数とする。

【0027】第4の発明の装置は、第1ないし第3のいずれかの発明の発録ゲート型半導体装置において、前記 済が、互いに平行かつ等間隔に配列する複数の単位譲に 分割されていることを特数とする。

【DO28】第5の発明の装置は、第4の発明の組録が 一上型半導体装置において、前記損数の単位導の配列方 向の場部に位置する少なくとも「本が、前記第3半導体 層の中に形成されていることを特徴とする。

【0029】第5の発明の装置は、第1ないし第5のいずれかの発明の絶縁ゲート型半導体装置において、前記 第の長手方向の場割が、前記第3半導体層の内部にまて 低入していることを持数とする。

[0030] 第7の発明の装置は、第1ないし第6のい ずれかの発明の経緯ゲート型半導体装置において、前記 半導体基体が、対記第2半導体層および対記第3半導体。 屋の前記第4主電極との接続部分に選択的に形成され、 これらの第2および第3半導体層よりも不純物遺唐の高 い第5半導体層を急さらに備えることを持数とする。 【0.031】第8の発明の製造方法は、路縁ゲート型半 塩体装置の製造方法において。(a)上主面と下主面とを 規定するとともに当該上主面に露出する第八字電型の第 1 半導体層を備える半導体基体を準備する工程とど(b) #記上主面に、第2時電型の不同物を導入することによ。 って、第2英重型の第2半導体層と第3半導体層とを 当該第3半導体層が付記第2半導体層よりも深く。 しか も前記第3半導体層が前記第2半導体層に通話するとと もにその周囲を包囲する関係となるように、前記第7半 等体層の前記上主面の部分に形成する工程と、(の前記 上主面に選択的に第八学電型の不純物を導入することに 、より。第1英電型の第4半等体層を2 対記第3半導体層 を除く前記第2半導体層の前記上主面の部分に選択的に 形成する工程と、(の前記上主面から選択的にエッチン グを施すことにより、前記第4および第2半導体層を食。 通し前記第47半塔休尼に達する漢を、前記半塔休益休に、 選択的に形成する工程と。(②前記簿の内壁および前記) 半導体基体の上主面とを覆う絶縁敗を形成する工程と、 (1) 対記路経験を覆うように基電層を形成する工程と: (の)対記簿の内部と対記第3半導体を12分字だ部分とを 残す。ように、付記導電周を選択的に除去することによっ て、ゲード電優とゲート配換とを形成する工程と、(ハ) 計記第2岁上び第4半単体層に電気的に接抗するととも に、対記第3半導体層の対記第2半導体層に隣接するサ イト拡散領域にも電気的に接続する第1主電値をご前記。 上生面の上に形成する工程と。(1) 村記下主面に奄気的 に接続する第2主電極を形成する工程と、を備えること を特徴とする。

【0032】第9の発明の勧進方法は、第6の発明の指 はゲート配手等体表面の製造方法において、対配工程 (ので、対配第4半等体層が、対配第2半等体層の中で 対記ガイド拡散特句から一定距離以内の領域として規定 されるマーツン傾転をも除いて形成され、対記工程(h) で、対配第1主電極が、対配マーンン領域に必要に的に 接限されることを、特徴とする。 【0033】第10の発明の製造方法は、第8または第9の発明の軽量ケート型半導体装置の製造方法において、前に工程(がで、対記漢が、直にに平行がつ等間隔に配列する複数の単位溝に分割して形成されることを持数とする。

【〇〇34】第11の発明の製造方法は、第10の発明 の経縁ゲート型半導体装置の製造方法において、制記工 程(ので、制記単位海のかなくども一本が制記サイド基 数領域にも形成されることを特徴とする。

【0035】第12の発明の製造方法は、第8次以し第1、1のいずれかの発明の経緯が一下型半球体装置の製造方法において。(4) 封記工程(6) に先だって。村配上主面に第2項電型の不純物を選択的に導入することにより、耐記第2および第3半導体層のいずれよりも不純物造度の高い第2項電型の第5平導体層を、対記第2および第3半導体層の中の対記第1主電極が接続されるべき対記上主面の部分に選択的に形成する工程。をさらに備えることを特徴とする。

[0036]

【発明の実施の形態】

▼1.実施の形態1>はじめに実施の形態1の絶縁ゲート
製半等体験器について説明する。図2は、この実施の形態の絶縁ゲート製半等体製器の平面図である。この装置10寸は、図29に示した従来装置で5寸と同様に、多物のユニットセルを有する1GBTとして構成されている。なお、以下の図において、従来装置15寸の相当部分。すなわち同一の機能をもつ部分については、図29と同一の荷号を付す。

【G.O. 37】回名に示すように、装置すの1.0上面には、一辺の中央部に降換するように対形のゲートバット ロアが設けられ、ゲートバットのPにはゲート配換の L が接続されている。ゲート配換の止は、装置する1.01の上 面の外周に沿って配数されるとともに、一辺から対向す。 る他の一辺へ向かって静宙状に突出するように配数されている。すなわち、ゲート配換のには、上面をあたかも 等分割するように配数されている。そして、ゲート配換 は、LI 空面される領域の全面にわたらて、エミッタ電極 1.1が形成されている。

【0038】図2には示されないが。エミック電話11の下方(図2において、球面の裏側)にはボユニットを ルとしての「GBTをルが、修造状のゲート配換Gにに 直交するストライプ以に多数配列している」にのユニットをルが配列される領域を"をル領域でド"を移する。 また、ゲート配換Gにが配数される領域を"ゲート配換 領域GR"と作する。

【 ○ ○ 3 9 1 < 1-1、セル領域の権域と動作 > 図3 は、ゼル領域でR内の G 1 = G 1 切断線 【図 2) | 3 倍 った装置。 1 ○ 1 の断面を示す断面斜視図である。図 3 には、2 本のユニッドセルが描かれている。図 3 に示すように、被 置 1 ○ 1 では、高速度の p型不純物を含む が コレクタ 月1の上に、高速度の↑型不純物を含んだ↑・バッファ 用とが形成されており、更に、この↑・バッファ用との 上に、低速度の↑型不純物を含んだ↑・半導体層でが形。 成されている。

【0040】また。このn-半導体 月3の上にはp型の不純物を導入することによりpベース 月4か形成されている。更に、pベース 月4の上主面には、高濃度の n型不純物を選択的に導入することによって。n・エミッタ、月5が選択的に形成されている。これらの5つの半導体月によって、2つの主面を有する平板状の半導体基体200が構成されている。

【0041】この半導体基体200の上主面(p水ース 層4が形成される側の主面)には、溝(トレシチ) 7 が、ハ・エミッタ思らおよびゥベース居みを宜道し、ハ・ 半導体層3ほまで達するように形成されている。この論 7 は、ユニットモルごとに1 金すう形成されており、 かも。 互いに子行に配列 するストライブ状に形成されて いる。清えの内側面には。ゲート絶縁取らが形成されて おり。その内側にはゲー小電極でトレンチゲード) 1:0 が埋め込まれている。ゲード電極10に対向し、しかも n・エミッタ屋 5と n-半度体層 o どご挟まれた p ベース 層4の帯状の類点が、チャネル傾向だとして機能する。 【0042】n エミッタ用5は、関合う2つの漢7に 挟まれた。ペース層4の上主面に増子状に露出するよう に形成されている。 すなわち、 nヲェミッタ磨らは、 降 合う2つの消えの側壁に接触して帯状に延びた2本の帯 状部分ときこれら2本の帯状部分の間を部分的に(図3 ので2~○2切断線に沿って)接続する様木(クロスパ) -)都分とを有している。したかって、C2-C2切断 袋 ISSった町面では、n / エミック磨らは、半導体基体 2.00の上面に合って、場合う2つの海ブを連結してい る(図示を時する)。

[COO4.3] 半塩株益株(OOの上主面には、ゲード機 係 1-0 を取うように、路線層のが選択的に形成されてい る。さらに、路線層のはエミッタ機械が1月によって関われている。路線層のには、隣合うとつの持てに投まれた。 領域において、帯状に関ロするコンダクドホールCHが 形成されている。そしていこのコンダクトホールCHを 通して、エミッタ機械が1は、の+エミッタ層与とアベ 一次層4との双方に接続されている。

【0044】一方、半塔休益は200の下主面。 すなわち かいコレク・2月1か勝出する側の主面には、コレクタ・電信12が形成されている。コレクタ電流(主電流)の経路 グタ電信11とともに、コレクタ電流(主電流)の経路 といて機能する一気の主電信を構成する。

【0045】半球体基体と00の特点材料がシリコンを 主成分とまる代表例では、ゲート格様映らは、行ましく はシリコンの終盤化限。すなわち8~02で特成され る。また、洋7 およびゲート配線 Gには、不絶物がドー プされたポリシリコンで構成されるのが望ましい。さら に、路線を見ば、望ましくは、日内のですなわちボロンとリンを含有したシリケートガラスで構成される。また。エミッタ電極11およびゲートパッドのでは、A1ーSI すなわちSI を含有するアルミニウムで構成されるのが望ましく。コレクタ電極1とは、好ましくはA11 MON I Aud合金で構成される。

【0046】この装置101を使用するには、まず、外部電弧を接続することによって、コレクタ電優12とエミッタ電優11との間に、正のコレクタ電圧ソ時が印加される。この状態で、ゲート電極10とエミッタ電優11の間に、所定のゲート関電圧V時を印加する。(すなわち、ゲートをオンする)とこの型のチャネル領域もの、n型へと反転することにより、チャネル領域も同い型のチャネルが形成される。その結果、エミッタ電優11から、ロジスを1000年である。

【00.47】この注入された電子により、 p・コレクタ 号(1 c n 平 4 体 8 g)(n・バッファ 8 2 を含む)。 c の間 が 順 バイアス されるので。 o・コレク 5 g 1 から n・半 場 体 8 3 ペ と ホールが注入される。 その 結果 、 n - 半 場 体 8 3 の 抵抗が 大幅 12 低下するので、 コ じ ク タ 電優 1 2 が ら エミッタ 電像 1 一 パ と 大 き な コ レ グ タ 電流(主 電流)が 流れる。 ず な わち 。 エ ミッタ 電 種 1 1 と コ レ ク タ 電極 1 2 の 間が、 な 過 な 超 は (オン 状態) ど な る。

【DOO48】このときのエミッタ電極11とコレクタ電 係12の間の抵抗および電圧は、それぞれ、オン抵抗お よびオツ電圧VCC (sat) と好される。上記したように、 装置101では、p・コレクタ層1からボールが注入さられるために、n°半路体層3の抵抗が低くなっており。 そのことによって、低いオン抵抗。すなわち低いオン電 年.VCC (sat)が実現する。

【ログ 49】 つきに、ゲード電圧と応をゼロあるいは負 (逆パイアス)の値に戻す(ゲードをオフする)と、子、 ヤネル得知6に形成されたチャネルは削減し、ディネル 得知6は本来の立型の準電形式へ復帰する。その結果、 エミッ2電極7 2からの電子の注入が止まるので、 b・ コレク2層1 からのホールの注入も存止する。

【のD 50】その後、6:年降体層3(およびらいパジファ層2)に溜まっていたモチとホールは、それぞれコレクタ電極1とおよびエミッタ電極1(へど回収されるか。または互いに再結合することによって開放する。その結果、エミッタ電極11とコレクタ電極12の間は、1電流が流れない適断状理。(オブ状態)となる。

【0051】装着10分では、ルイミッタ層5が沸了に挟まれた半等件替体200の上主面に増予状に露出するので、コンタクトホールでHの世書(図 3における2を翻算)がずれても、Pダース層4およびカイミッタを 層5とエミッタ電優11との間の電気的接触が、プロに は証される。このため、コンタクトホールでHのマスクの位置ずれた考慮した工長設計を必要としないので、コ 【ロロラミ】では、とい領域とガート配数領域との境界 、付近の構成と動作を図り、図り、および図りは、装置1 の1のセル領域でRとガート配数領域GRとの間の境界 付近の構成を示す版図図である。これらの中で、図4

ニットセルの微細化が行い易いという利差がある。

は、図2におけるで3〜で3切断線付近の半導体基体2 00の生主面を示す断面図、図3は、で3〜で3切断線。 に沿った断面図、デルで、図1は、で4〜で4切断線に 沿った断面図である。

【0053】図4あるいは図1に示すように、セル領域 CRでは、ユニットせルが一定の間隔Weelをもって平 行に配列じているにそして、コンタクトホールCHが、 セル領域CRにおいては、各ユニットセルごとに、帽W ohを育する帝状に形成されている。

【〇〇54】一方。ゲード配換領域の民では、半導体を体2000上主面の上に、経緯限16を介してゲード配換の上の直換の上が開発しの直下の領域を含むの一半導体限3の上主面部分には、。半導体限13位。6本一ス層4よりも深く形成されている。「〇〇55】図4および図5に示すように、ユニットをルの最手方向には、セル領域のRとゲード配換領域。Rとの境界が存在する。また、図1に示すように、ユニットをルの配列方向にも、同様に境界が存在する。まなわち、セル領域のRは、ゲード配換領域のRによって回動されている。

【0056】の半塔体を1、3は、6型不純物を選択的に 拡散することによって形成されており、その端部の断面 形状は、サイト拡散(横方向拡散)のために、加状に海 曲している。したがって、セル領国CRには、サイト拡 試によって形成されたの半塔体を13の端部、ずなわち サイト拡散領域50が隣接している。

【00.571、図1に示すように、ユニッドセルの配列方 向の短部に位置するサイド拡散領域SDの上面(半導体 要体200の上主面に含まれる表面)に、コンタクトホ ールでHが形成されている。含らに、サイド拡散領域S Dに隣接するロベース層4の上面にも、サイド拡散領域 SDがら一定距離以内の領域であるマージン領域MRIに おいて、コンタクトボールでHが形成されている。

【0058】図4および図5に示すように、ユニッドセルの長手方向の転部では、ゲード電極10がゲード配換、GLベと接続されるために、携7はp半導体層13を貫通している。そして、降合う達7の間に形成されたコンタクドホールCHが、p 半導体層13に爆発するマージン領域MRの上面からp半導体層13のサイド拡散領域SDの上面へと及る範囲にまで延長されている。

【OO'59】 このように、セル領域にRを包囲するサイ ド塩数領域 SOの上面、およびぞれに関接するマージン 領域MRの上面には、コンタクドホールで日が形成されている。そして、コンタクトホールで日を通じて、ザイド拡散領域Sの企画、およびマージン領域MRに信当するのベース層4の上面が、エミッタ電弧11に接続されている。また、サイド拡散領域Sのおよびマージン領域MRには、n・エミッタ層5は形成されない。

【0060】サイド拡散領域SDおよびマーシン領域MRにおけるこれらの特徴的な併成は、装置101のRBSOAに関して重要な役割を果たす。例えば、上負済が接続された状態で装置101がオン状態からオフ状態へと移行する過程等では、図1および図5に示すように、サイド拡散領域SDとn-半導体層3の間の済曲した境界面の付近で、ホールドと電子Eの対が発生するシェカらの中の電子Eは出コレクタ電極12へと向がい、ホールドはエミック電極17へと向かう。これらのキャリアが、アバランシェ電流を担う。

【ののあり】しかじながら、従来基置すらりとは異なり、サイド拡散機械Sのの上面が、コンタクトホールのHを通じてエミッタ電極しいに接続されているので、発生したホールドの大手は、サイド拡散機械Sのの上面に接続されたエミッタ電便も1人と速やがに抜けて行ぐ、すなわち、サイド拡散機械Sのを通過し、上面に接続されたエミッタ電便も1人と抜け出る経路が、ホールドの主要経路となる。

[0052] また、主要経路から外れた少数のホール日は、pベース層ものの半導体層13に近い領域へと侵入する。しかしながら、p半導体層13に強接するマージン領域MRの上面も、コンタの下ホールの日を通じてエミジタ電極11へ接接されているので、pベース層4へ侵入した少数のホール日も、エミシタ電極11へと変やかに訓除される。

【ロロ53】さらに、上述したように、サイド拡散領域 S D およびマージン領域MRのいずれにも、n・エミット タ 居 5 は登けられていない。すなわち、ホールドが通過 する経験には、n・エミシタ 居 5 が存在しない。したが って、これらのサイド拡散領域 S D およびマージン領域 MRを通過するホールドによって、安生パイポーラトラ ングスタが等過することがない。すなわち、装置のR B G O A が向上する。その結果、例えば、L 負荷が接続さ れた状態で装置101がオン状態からオフ状態へと転じ る際に、装置の破壊が発生し無くなる。

【9054】マージン領域MRの個は、時ちりかあれば十分である。6ペース層4ペ母次したホールドの経路は、サイド拡散領域S Dの境界面から5 Dが 所以内の積極に収まる。したがって、値が時ちのかあれば、マージン積域MRは、殆どずべてのホールドの経路をカバーし得る。また。500mを結えて不必要に大きくマージン領域MRの個を設定するのは、映画101の有効面積を削減することにつながるので、単ましくない。

[DO65] 図2において、ユニッドを小の長さ、すなわちを小長しのは、代表的には、1~2mm程度に設定される。したがって、マージン領域MRの個か5.0μmを超えると、ユニットを小の両端において、強計・0.0μmを超える無効領域が発生することになる。すなれち、有効面接が5%~1.0%以上削減される結果となる。この割合の大きさは、実用上の許容限所といえる。このように、装置1.0元の有効面接を、実用的な範囲に確保する意味では、マージン領域MRの個は、除5.0μmを上限とするのが望ましい。

【006.61また、マージン領域MRの個は、0〜時50µmの的圏で大きいほど、主要経路から外れたホールドをカバーする割合が高まり、それにとらなって、寄生パイポーラトランジスタの塔通を抑える効果が高まる。ただし、マージン領域MRの個がOであるとき、すなわちマージン領域MRが設けられないときでも、ホールドの主要経路はサイド拡散領域SDの中に存在するために、寄生パイポーラトランジスタの塔通を抑える効果は、相当程度に得られる。

【0067】上述したように、装置101では、複数の序7が一定の間隔Woolをもって平行に配列されている。このことは、複数の違7の中の一部の底部に電界が集中することを防止する。しかも、間隔Woolは、身通7の底部の付近の電界を十分に弱める程度に狭く(例えば3μm~5μm程度に)設定される。さらに、図示を時するが、従来装置151と同様に、半導体券休200の上主面の外周に沿ったが一ト配線GLの外面には、ガードリングが設けられている。

【0068】このため、アバランジェモ流は、回手および回当に示した損傷、すなわち、ビル損傷のRに回するサイト取取得切らのとか。半路体度3の規具付近の傾向でのみ発生する。そして、この損傷で発生したアバランジェ電流が、寄生バイボーラトランジスタの路通が申削されるにすなわち、サイト版、飲損倒508よびマージン積極MRにおける特別的は様々成が、装置10月のRBSOAの向上に効果的にむすび、ライ

『00.69』また。上述したように の4エミンタ層与
が半路体器体200の上主面に携子状に露出すること
は、ユニットセルの機器化に寄与する。すなわち、間隔
Woelを近り一層線(数定することが可能となる。この
ことは、サイド拡散領域SD以外の部位に利けるアバラ
ンツェ機能の発生をするに抑制する。したがって、装造
101の8850Aがおおに効果的に改善される。

【0070】 < ←4、製造方法》つぎに、装造 †0.1 の製造方法について説明する、図5~図47は、装造 10.1 の好ましい製造方法の例を示す製造工程図である。装置 101を製造するには、ます、図6に示すように、単塔 休益休2.00の6とになる平板状の半塔休益休20を形 成する.

【0071】半條体基体をでは、例えば、かコレクタ 居1に相当するp型シリコン基係をまず準備し、その 後、その一方主面の上に、n+パッファ居2およびn-平 降体居3を、エピタキシャル成長法によって損失検配す ることによって、形成される。不抵物造度の異なるn・パッファ居2とn-平等体配3は、エピタキシャル成長 の過程で導入される不抵物の重を、段階的に変化させる ことによって得られる。

「0072」つきに、図7に示すように、n-半導体層。
3の上に、形成すべき。半導体層(3に対応したバターン形状を有する連載体41を形成する。そして、連載体41をマスクとして用いて、p型不純物を選択的に注入し、その後アニールを施すことにようでp型不純物を拡散する。その結果、n-半導体層3の上面にp半導体層・13が選択的に発成される。

【0074】つぎに、図りに示すように、形成すべきの ルエミッタ度 5 に対応した間口部を 8 ペース度 4 の上に、 有する適齢体 4 3 を形成する、連載体 4 3 のパターン形 状は、リッグラファを用いた周知の転写技術によって容 身に得られる。そして、連載体 4 3をマスクとして用い では、「型不純物を選択的に注入する。

【00.75】 もの後、速蔽体 43 を除去した後)こ。アニールを施すことによってn型不体物を拡散する。その結果、pベース層 4の上面に応いエミッタ層 5 が選択的に形成される。近いエミッタ層 5 は、p 半導体層 1 3 のけ、イド拡散機関から一定環境離れた機関にのみ形成される

【OO7.5】っきに、図につに示すように、半迭体を体 2 ロの上生団全体に酸化製化長(O2) 液形成し、この 酸化解をパターニングすることによって速放体44を得 る、密放体44は、ハイエミンタ局5の土面に選択的に 閉口するように、パターニングされている。また、図り のに示すように、迷滅体44の複数の関口部の一部は) ハイエミンタ局5が存在しなし、サイト拡散関射の付近。 の傾回に、閉口していても交時はなし、そして、この速 放体44をマスダとして用いて、RIE(Reactive I on Etohing)を実行することにより、半迭体基体20の上 面からのペース層4を買通し、半導体層3へと達する 第7を形成する。その後、速散体44は除去される。 【00771 つぎに、図11に示すように、渡7を含む 平均体基体20の表面に、外酸化によって酸化限21を 形成する。その後、酸化限21の表面に、例えば不解物 がドープされたポリシリコン22を増減する。その信 用、ポリシリコン22は、浄7を基め尽くすとともに、 半均体基体20の上主面全体にわたって層状に増減する。

【0.0.7 8】 つぎに、図12に示すように、6半迭体層 1.3の上面のケート配数でにを配数すべき領域に、選択。 的に速載体4.5を形成する。

(00マ9) その後、図グ3に示すように、途底は45。をマスクとして用いて、ポリシリコッと2を選択的に除去する。その結果、ポリシリコッと2は、途底は45で度がれた領域と、漢7の中に集め込まれた部分とを残して除去される。返底は45で度われた部分は、ゲート電極10となる。

【0080】つぎ」。図1.4日示すように、ゲート乗権。 1.0およびゲート記録G Lを含む上面全体を覆うよう に、経経層と3を推検する。この路経層と3は終経層9 のもとになるものであり、経経層9と同一の材料で構成 される。

【0081】つぎに、図15に示すように、ゲート電極 10の上の部分、およびゲート配換G上の上の部分を残 すように、軽は層23を選択的に銘去することによっ て、経緯層9を形成する。その結果、既合う済くに挟ま れた領域の上面、・p半導体層13のサイド拡散領域の上面におよび、p半導体層13のサイド拡散領域に近いp パペス層4内の領域の上面に、コスタフトホールが形成される。

【ひら 21 ブ 5 に、回いらに示すように、半導体を体 2 のの最出面。および他特度 9 の上面を使うように、例 えば A I - S | を地域することによって、エミック電極。 1 1 を形成する。その結果、エミック電極・1 1は、逆棒 度 9 が有するコンタクトホールを通じて、半導体を体2 0 の上面に選択的に整切される。

【00日の】づぎに、回コフに示すように、半導体基体 20の下主面。すなわちないコレクタ屋での露出面に、 関えばAIMのNitAy合金を推映することによって、 コルクタ電優12を形成する。

て00041以上のように、地様工程、ならびに不純物の注入および転散工程を主体とする過常のヴェハブロセスを、組み合わせて用いることによって、装置100か 容易に製造される。

【00083】 <2 実施の形態2 > 図18は、実施の形態2 2の経験が一ト型半導体基度の断値図である。この映画 102の上面は、装置101と同様に、図2の平面図で あされる。そして、図18は、図2のC4-C4切断線 に沿った時面図に相当する。

【00861図18に示すように、装置102では、清

7が6半線体層13にも形成されている点が、装置10 1とは特徴的に異なっている。すなわち、一定の間隔Welをもって平行に配列する損扱の消7の中で、配列方向の場部に位置する一部の消7が、6半線体層13の中にまで形成されている。図18には、6半導体層13に位置する消7が1本である例を示しているが、一般には 複数本であってもよい。

【0087】サイト拡散制用SDおよびマージン領域M Rの上面に、コンタクトホールぐHが形成されるととも に、これらのサイド拡散領域SDおよびマージン領域M Rのいずれにも、nマエミッタ層ラが形成されない点 は、装置101と同様である。このため、寄生パイポー ラトランジスタの楽道が抑制され、装置のRBSOAが 向上するという利点は、装置101と同様に待られる。 【QQ88】同時に、溝ブの列の一部が6半塔休層13 に重複するように形成されるので、沸りを形成するため のマスクバターンの位置すれに由来する溝での位置すれ があっても、サイド拡散領域SDの外にあってサイド拡 散領域SDに最も近い排フェとサイド拡散領域SDとの 間の距離は、間隔Woolを超えることがない。すなわ ち、サイト拡散領域SDと清フるとの間の距離が不必要 に長くなることによって。清フィの店部に電場が集中 し、この部分でアバランジェ電流が発生するという不具 合を、マスクバダーンの位置合わせに高い結底を要する ことなく、杏具に回避することができる。

【00.69】以上のよう[二 装置 1,0 2では、マスケバ・ターンの位置合わせに高い特度を要することなく、装置 のRBSOAを効果的に向上させることができる。

【QQQQ】、さぎに「整置)の名の製造方法について説明する。図19位。製造「QQの製造工程を示す工程図である。製造102を製造するには、まず。図6一図9に示した工程を実行する。

【QQQ (1) つぎに、図1912示すように、半導体養体 20の上主面全体に酸化酸、(SIQ2)、を形成し、この 酸化膜をパターニングすることによって透液体 4 年を得る。 速液体 4 年は、n・エミッタ暦 5の上面に選択的に 間口するように、パターニングされている。また、図1 びに示すように、 速液体 4 年収数の間口部の一部は、 p 半導体層 1 3の上面に関口する。

【OD92】 そして、この連載体 44をマスクとして用いて、R 1 Eを実行することにより、半導体基体 20の 上面から pペース層4を創造 Un-平導体層 3 へと連ず る海子を形成する。その後、連載体 44 は比丘される。 その後、図 1 1 一図 1 7 に示した工程を実行することに よって、映画 1 0 2 0 完成する。

【0093】以上のように、装造101の製造方法と同様に、堆積工程、ならびに不利物の注入および拡散工程を主体とする通常のウェハブロゼスを、組み合わせて用いることによって、装造102が容易に製造される。 【0094】 < 9.実施の形態3 > 図2 0は、実施の形態 3 の路線ゲート整半導体装置の断面斜視図である。この 装置1 00の上面も、装置1 01、1 02 と同様に、図 2 の平面図で表される。そしては図20の断面は、図2 のの1 - 01 切断線に沿った断面に担当する。

【0095】図3に示すよう|ご 装置103では、半導体基体200の上主面の中の、 n*エミッタ層5に囲まれたロベース層4の露出面に、 pベース層4より6高い。 に度で p型不経物を含有する pi 原 15 が形成されている sが、装置101の図3に現れる構造とは特数的に異なっている。

【0096】図21、図22、および図23は、装置103のセル積均CRとサード配換積均GRとの間の境界付近の構成を示す場面図である。これらの中で、図21は、図2におけるC3-C3切断線付近の半導体基本20の上生面を示す場面図、図22は、C3-C3切断線に含った時面図、そして、図23は、C4-C4切断線に含った時面図、そして、図23は、C4-C4切断線に含った時面図である。

【0097】これらの図21一図23に示すように、発 高 103では、fixエミッタ尼5に囲まれたpベース层 4 の露出面だけではなく、pベース層4のマーツン領域・ MRIC相当する領域の中の、PoなくともコンタクドホールでHに囲まれる上面部分、および、サイド拡散傾対S Dの中の、少なくともコンタクドホールでHに囲まれる。 上面部分にも、p/房15が形成されているまが、装置 101、1:02とは特徴的に異なっている。p/房15 の不純物態度は、pベース層4およびp半等体層13の いずれよりも高く数定されている。

【0098】以上のように、経営103では、pxース。 周4およびサイト拡散技域をDの上面において、少なく ともコンタクトホールでHに囲まれる部分に、p)厚1 Sが形成されている。このため、px一次層4およびp 半導体度13は、ともに、不持物造房の高いp)層15。 を介してエミッタ電極11に接続される。その結果、p ベース層4とエミッタ電極11の間、およびp半等体層 13とエミッタ電極11の間のコンタクト抵抗が低くな るとヒちに、それらの間のボデンジデル障壁も低くな

(00,091、このため、、「PK、スタイあろいは「手導体、 タ13へと侵入したガールが、エミング電係!1人と技 け具くなる。その結果、電流が流れ具くなるので、ター フオスできる電流の値が高くなる。言い巻えると、経営、 1503では、「PB からが感けられるため」、RB SO! Aが取答されるという利益が得られる。

(0.10日) なお、サイド拡散機関SDおよびマージン 関切MRの上面に、コンダクトホールCHが形成される とともに、これらのサイド拡散機関SDおよびマージン 機関MRのいずれにも、n・エミッタ層Sが形成されな いまは、装置1011、102と同様である。このため、 寄生パイポーラトランジスタの基通が抑制され、装置の RBSOAが向上するという利点は、装置101、10 2 と同様に得られる。

【ロイロイ】つぎに、装置103のいくつかの好ましい 製造方法について説明する。

【0102】図24は、製造方法の一関を示す製造工程図である。この製造方法例では、まず、図6~図13の工程を実行する。その後、図24に示すように、ゲート電価10、n1エミッタ層ち、およびゲート配換のしを図う速放体47を形成する。速放体47は、図13の工程後に廃出する上面全体に連放体4.7の材料を連接した後に、パターニングを加すことによって得られる。【0103】速放体4.7は、半導体基体20の上主面の中で、pベース層4のn1エミッタ層5に囲まれた領域、pベース層4のマージン領域MRに相当する領域、および、セル領域でRに面する「22を含する領域」がよび、セル領域でRに面する「22を含する領域」、選択的に関ロしている。

【0104】つぎに、速液体47をマスクとして用いて、「2型不純物を半導体番体20の上主面に選択的に3主人する。その後、速液体47を除去した後に、アニールを施すことによって、注入された不純物を拡散させる。 その結果。半導体基体20の上主面部分に、6.2215、が選択的に形成される。その後、図14年図17に示した工程を実行することによって、装置103が得られる。

LO1051。図25および図26は、製造方法の別の一 例を示す製造上程図である。この製造方法例では、ま 了、図6~図8の工程を実行する。その後、図25に示 すように、形成すべきでは見べらに対応した開口部を有 する連載体4.8を、半導体等体2.0の上主面に形成す る。

【①10月】遊飯体46は、平塚体蓄体20の上主面の中で、後肢する工程で形成されるn・エミッタ月51回動まれた領域。p.c.一ス層4のマージン領域MRに相当する領域、および、セル領域CRに面するp半塚体層43のサイド拡散領域80に、選択的に関ロする。すなわち、近政体4月は、速成体47と同様に「特較する工程で形成されるコンタクトホールCHを包含する領域に、選択的に関ロしている。

「ロ107」できた。連載体48をマスクとして用いて、。○野不純物を半導体基体20の上生面に選択的に注入する。その後、連載体48を除去した後、アニールを 随すことによって不利物を拡散させる。その結果、半導体基体20の上生面部分に、6.1度1.5が選択的に形成される。

【O108】つぎに、図26に示す工程を実行する。すなわち、形成すべき n+エミック層 5に対応した間口部を p ペース層 4 の上に有する速蔽体 4 3 を形成する。速 放体 4 3 の間口部は、速蔽体 4 8 の同口部と重複しなりように形成されている。そして、この連紋体 4 3 をマス

グとして用いて、「型本純物を選択的に注入する。 【0.109】つづいて、連載体43を除去した後に、アニールを囲すことによって「型不純物を拡散する。その 結果、pペース層4の上面に、n・エミッタ層5が選択 的に形成される。n・エミッタ層5は、p半導体層13: のサイド拡散傾向から一定程度離れた傾向にのみ形成される。その後、図10~図17に示す工程を実行することによって、装置103が得られる。

(91101図27は、製造方法のさらに別の一例を示す製造工程図である。この製造方法例では、まず、図ら一図9の工程を実行する。その後、図27に示すように、かたミッタ層5を摂う速蔽体49を形成する、速液体49は、平導体基体20の上主団の中で、ドベース層4のイージン領域MRに相当する領域、および、セル領域のRに関する。中等体層1つのサイド拡散領域50に、選択的に関ロする、言い考えると、速蔽体49は、後続する工程で形成されるコンタットホールでHを包含する。

【の1111】 つぎに、遮蔽体 4日をマスクとじて用いて、 p型不軽物を半迭体巻体 2日の上主面に選択的 に主人 ずる。その後、連載体 4日を発走した後に、 アニール を随すことによって不時物を拡散させる。その結果、半 集体巻体 2日の上主面部分に pv層 1.5 が選択的に形が成される。その後、図 1.0~図 1.7 に示した工程を実行とすることによって、装置 1.0.3 が得られる。

【0112】図28は、製造方法のさらに別の一例を示す製造工程図である。この製造方法例では、まず、図5一回9の工程を実行する。その後、図26に示すよるに、後肢する工程でケード配鉄Gにが配設される傾向を、項う連載体5.0を形成まる。プきに、連載体5.0をマス、クとにて用いて、5.2型示柱板を半導体基件20の上主面。に選択的ご主入する。

【O11 1:3.】 その後、速蔵体与のを除去した後に、アニシールを加すことによって不純物を拡散させる。その語
、果、半度体基体を20の上主面部分に、p. 1815が選択的に形成される。なお、この製造方法では、注入される。 立型不純物の重は、p. 1815における p型不純物の値に比べて、十分に低くなるように動けるの型不純物の単に比べて、十分に低くなるように動物される。このため、すでに形成されているの、エミッタ層5が、p型不純物によって、実質的な影響を受けることはない。

【01,147 その後、図1,0~図1,7 に示した工程を実 行することによって、接通5,03が待られる。

【〇115】以上に例示した4週火の製造方法のいずれにおいても、発置101、102の製造方法と同様に、 においても、発置101、102の製造方法と同様に、 埋砖工程。ならびに不祥物の主人および収取工程を主体 とする過常のウェハプロセスを担み合わせて用いること によって、装置103を容易に得ることができる。特 に、図28に例示した方法では、6型不祥物を導入する ための連載体を、n・エミッタ層5に対して位置合わせずる必要がないので、製造が特に各具である。

[0116] <4. 変形例>

(1)以上の実施の形態では、n チャネル型の1 GBTを 例として説明したが、この発明は、n チャネル型の1 G BTについても、実施が可能である。各実施の形態で例 示したn チャネル型の1 GBTを接成する各半導体層の 等電形式を運転させることによって、pチャネル型の1-GBTが待られる。

【Oi 17】(2)以上の実施の形態では、「GipTを図として説明したが、この発明は、トレンチが一片を有する半導体装置一般に実施が可能である。例えば、各実施の形態の「GibTにおいて、p・コレクタ電優」をなくして、nいいファ層との表面にコレクタ電優」を直接に形成することによって、MO/SFETが得られる。そして、このMOSFETにおいても、各実施の形態の「GibTと同様」。寄生パイポーラトランシスタの導通が抑えられるので、製造のRBSOAが過上する。

[01181

【発明の効果】第1の発明の装置では、ゲート配換の直下に、第2半準休度よりも運じ第3半準休度か形成されており、そのことによって経費の耐圧を高く種詩している。さらに、第2半導休度に議接する第3半導休度のサイド拡散領域に第1主車係が選問されているので、サイト拡散領域の付近で発生したアパランシェ無流を担うホールの大半は、サイド拡散領域の内部を通過して第1主電係へと連やがに排除される。じかも、この主要経験には第4半導休度が存在しないので、ホールの流れによる寄生パイポーラトランジスタの準過が抑えられる。このため、RESOAが向上する。

【01 191 第2の発明の設置では、サイド拡散領域に 関接する第2半導体層内の一定の領域であるマージシ領 特にも、サイド拡散領域と同様に、第1主電極が接抗され、しかも第4半導体層が存在しない。このため、主要 経路から外れた少数のホールも第十主電極へと速やかに 排除されるとどもに、しかもこれらの少数のホールによ る寄生パイポーラトランジスタの詳値も如えられる。そ の信息、RBSOAがきらに尚上する。

[0120]、第3の発明の基置では、マージジ積極のサイト拡散視極からの幅が映50mm以下に設定されている。このため、マージン積極が、サイトな改領域の付近で発生するアバランジェ電流を担うホールの経路から外れて、不必要に広く設定されるごとがなく。しかも、終着の有効回径が認識全体に占める比率が、実用的な大きさに確保される。

【012.12 第4の発明の設置では、済が独数の単位海に分割されているので、大きな主電流が得られる。しかも、複数の単位済が、互いに平行かつ等間隔に配列するので、各単位済の底部の対近の電界が均一化され、一部への電界の集中が回避される。このため、各単位済の底

部でアパランシェ電流が発生し難いので、第3半導体層のサイド拡散視域のアパランシェ電流による寄生パイポーラトランシスタの発達を抑えることが、装置のRBS OAの向上に一層効果的に寄与する。

【C122】第5の発明の映画では、複数の単位達の配列方向の転割に位置する少なくとも1本が、第3半導体層にも形成されているので、各単位達を形成するためのマスクパターンの位置すれに由来する各単位達の位置すれがあっても、サイド拡散機可とこれに最近接する単位達の間の距離は、複数の単位達の配列間隔を超えることがない。このため、サイド拡散機可に最近接する単位達の底部に電場が集中しこの部分でアバランシェ電流が発生するという不具合を、マスクパターンの位置合わせに高い特度を要することなく回避し、装置のRBSOAを向上させることができる。

【P123】第5の発明の装置では、接の長手方向の境部が第3半球体身の内部にまで侵入しているので、この場場に乗場の集中し、この部分でアパランシェ電流が発生するという不具合を回過し、装置のRBSOAを向上させることができるが

【ロ1,24】第7の発明の装置では、第2および第3半 媒体層が、不純物速度の高い第5半導体層を介して第1 主電場へ接続されている。このため、これらの接続部に おけるコンタクト抵抗、および、ボテンシャル機能が低く くなる。その結果、第2および第3半導体層へ侵入した ホールが、第1主電場へと抜け具くなるので、ターンオン フできる電流の値が高くなる。すなわち、RBSOAの 高い装置が実現する。

【0.1.2.5】第8の発明の軽進方法では、工程(ので、第4件等体層が第3半導体層を除いて形成され、工程(ので、第4件等体層が第3半導体層を除いて形成され、工程(ので、第4の発明の装置が持られる。すなわち、特別に被強な工程あるいは困難な工程を何等用いることなく。従来周却のウェハブロセスを組み合わせるだけの方法で、RBSOALをわた装置を容易がつ安価に製造可能であっる。

【0.125】第5の発明の製造方法では、工程(心で 第9半導体層がマージン領域をも除して形成され、工程 (心で、第1主電極がマージン領域にも電気的に接触されるので、第2の発明の装置が得られる。すなわち、R BSOAがさらに向上した装置を心容易がつ安価に配置 可能である」

(0127)第10の発明の製造方法では、工程(ので、済が互いに平行かつ等間隔に配列する複数の単位清に分配して形成されるので、第4の発明の装置が得られる。すなわち、装置のFBSOAの一層の向上がもたらされる装置を、各鳥かつ安価に製造可能である。

【0128】第11の発明の製造方法では、工程(d)で、複数の単位海の少なくとも一本が制記サイド拡散領域にも形成されるので、複数の単位海を形成する位置

に、多少のすれがあっても、サイト拡散領域とこれに最 近接する単位簿との間の距離は、複数の単位簿の配列間 際を超えることがない。このため、単位論の形成位置の 格度を高くすることなく、アパランシェ電流が単位演の 底部に発生し難い装置、すなわちRBSOAに優れた装 置を容易に製造することができる。

[0129] 第12の発明の製造方法では、工傷(」) で、第2および第3半導体層と第1主電極との接続部分 に、第5半導体層が選択的に形成されるので、第5の発 明の装置が得られる。すなわち、RBSOAの高い装置 を、 容易かつ安価に製造可能である。

【図面の簡単な説明】


- 【図1】 実施の形態小の装置の断面図である。
- [図2] 実施の形態1の装置の平面図である。
- [233] 実施の形態もの装置の断面斜視図である。
- 【図4】 実施の形態1の装置の断面図である。
- [25] 実施の形態1の装置の断面図である。
- 実施の形態1の装置の製造工程図である。 [図6]
- [[37] 実施の形態1の装置の製造工程図である。
- [BB] 実施の形態1の装置の製造工程図である。
- 実施の形態1の装置の製造工程図である。 [RIS]
- [2]10] 実施の形態 1の装置の製造工程図である
- (Bij) 実施の形態性の装置の製造工程図である。。
- [2] [2] 実施の形態1の装置の製造工程図である。
- [213] 実施の形態1の装置の動造工程図である。
- 実施の形態1の装置の製造工作図である。 [314]
- 実施の形態(の装置の製造工程図である。 [21.5]

- [1816] 実施の形態1の装置の製造工程図である。
- 【図17】 実施の形態1の装置の製造工程図である。
- (BIB) 実施の形態2の装置の断面図である。
- ・実施の形態2の装置の製造工程図である。 [2 1 9]
- 【図20】 実施の形態3の装置の断面斜視図である。
- 【図21】 実施の形態3の装置の断面図である。
- 【図22】 実施の形態3の装置の断面図である。
- [E23] 実施の形態3の装置の断面図である。
- [24] 実施の形態の装置の製造工程図である。
- 実施の形態3の装置の製造工程図である。
- 実施の形態 3の装置の製造工程図である。
- 【図27】 実施の形態3の装置の製造工程図である。
- 【図28】 ・実施の形態3の装置の製造工作図である。 [229] ・従来の装置の断面図である。
- [230] 従来の装置の動作を説明する模式図であ


【図31】。従来の装置の部分拡大断面図である。 【符号の証明】


3 カー半導体層(第1半導体層)。4-カベース層 (第2半導体層) いちかまきシタ層 (第4半導体 層)。 7. 清(単位清)、、日、ガート略縁戦、10ゲー ド電優、11 エミッタ電優(第1主電優)。12 レクタ電極(第2主電極)。 13 p半導体層 (第3半 连休尼)。1570月(第5半连休尼)。16 路線 製。GL 77-1-計配線。SD ガイド収数領域。MR マージン領域。 2.00. 半導体基体。


(Bail





[36]



















































[8,5[8]



(e se)







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
-	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
•	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.